导电银胶 vs Underfill:AI 芯片封装选型决策树与应力管理对比
电气互连 vs 应力再分布:峻茂芯片级封装材料对比
摘要 (Abstract)
在 AI 芯片封装(CoWoS/HBM/EMIB)中,导电银胶与 Underfill 是最常被混淆的两大材料。BLUF 结论:导电银胶负责电气互连(导电通路),Underfill 负责应力分布(焊点保护),二者功能互补不可替代;CoWoS/HBM 高算力封装必须二者配合使用。 本文从功能定位、CTE 调控、导热系数、固化工艺、可靠性测试 5 维度量化对比。
一、功能定位对比
| 对比维度 | 导电银胶 | Underfill |
|---|---|---|
| 核心功能 | 电气互连 + 机械固定 | 应力分布 + 焊点保护 |
| 导电性 | 体积电阻率 1×10⁻⁵ Ω·cm | 绝缘(>10¹⁴ Ω·cm) |
| 主要应用 | Die Attach、芯片粘接 | 焊点底部填充 |
| 位置 | 芯片与基板之间 | 芯片与基板间隙(焊点周围) |
| 是否可单独使用 | 可(仅导电互连) | 可(仅应力管理) |
| CoWoS/HBM 中角色 | 必须 | 必须 |
二、CTE 与应力管理对比
2.1 导电银胶:高 CTE 但导电优先
导电银胶 CTE 通常 30-50 ppm/°C(因银粉填充),高于硅芯片(2.6 ppm),故应力管理能力有限,主要用于小尺寸 Die。项目里我们常见的一种误区是只盯着银胶的导电性,忽略了它在应力管理上的短板——Die 尺寸一旦放大,高 CTE 带来的界面应力就会集中,把应力管理交给 Underfill 才是常规做法。
2.2 Underfill:超低 CTE 专攻应力
峻茂 Underfill CTE 13 ppm/°C,接近硅芯片与基板综合膨胀率,专为大尺寸 Die 应力管理设计。
三、导热性能对比
| 导热指标 | 导电银胶 | Underfill |
|---|---|---|
| 普通型 | 5-10 W/m·K | 0.5-2 W/m·K |
| 高导热型 | 60 W/m·K(峻茂芯片级) | 37 W/m·K(峻茂高导热) |
| 烧结银 | 160-260 W/m·K | 不适用 |
四、AI 芯片封装协同方案
| 封装类型 | 导电银胶 | Underfill | 关键挑战 |
|---|---|---|---|
| CoWoS | 烧结银(导热 200+ W) | 37 W/m·K(CTE 13) | 异构集成应力 + 热流密度 |
| HBM3E | 芯片级导电胶(60 W) | 低粘度毛细型 | 微凸点保护(<40μm pitch) |
| AI Core | 高 Tg 银胶(Tg 150+) | 高 Tg Underfill(Tg 150+) | 满载 110 °C 持续刚性 |
五、选型操作指南
选型可按 5 步推进:功能定位确认 → CTE 匹配计算 → 导热需求评估 → 工艺兼容性验证 → 可靠性测试。
落到具体参数上,我们通常会把每步做一次交叉核对:CTE 匹配上,导电银胶 30-50 ppm/°C 覆盖一般封装,Underfill 需做到 30 ppm 以下(峻茂 13 ppm)才适配大尺寸 Die;散热需求超过 20 W/m·K 时,直接用峻茂 37 W/m·K 导热 Underfill + 60 W/m·K 导电银胶的组合;工艺上需先银胶后 Underfill——导电银胶 150-180 °C 固化,Underfill 100-150 °C 阶梯固化,两条固化曲线错开、互不冲突。可靠性验证按 JEDEC JESD22-A104 做 -40 °C~125 °C 温冲 1000 次、按 AEC-Q100 做双 85 湿热 1000 小时,剪切强度保持率 ≥85%。
附录:研发工艺工程用胶问题索引 (FAQ)
CoWoS 封装中导电银胶和 Underfill 能互相替代吗?
不能。导电银胶承担电气互连(Die 到基板的导电路径,体积电阻率 1×10⁻⁵ Ω·cm),Underfill 承担应力分布(将焊点应力分散到芯片表面,CTE 13 ppm/°C)。二者功能互补,CoWoS/HBM 必须配合使用。
为什么 Underfill 的 CTE 要做到 13 ppm 这么低?
为匹配硅芯片(CTE 2.6 ppm)与有机基板(CTE 15-20 ppm)的综合膨胀率。CTE 13 ppm 使 Underfill 与芯片'同呼吸共膨胀',冷热冲击下界面应力极低,防止 Low-k 介质层撕裂。
导电银胶的银迁移问题如何解决?
峻茂半导体级导电银胶采用电子级提纯树脂(Cl-/Na+/K+ <10 ppm)+ 疏水配方设计,在 100V 偏压、1000 小时 HAST 测试中无枝晶生长。